заказ_бг

продуктлар

XCF128XFTG64C Encapsulation BGA64 XL югары тыгызлыктагы конфигурация һәм саклау җайланмалары

кыска тасвирлау:


Продукциянең детальләре

Продукция тэглары

Продукт сыйфатлары

ТYР ТӘРESЕМӘ
Төркем Интеграль схемалар (IC)

Хәтер

FPGAs өчен конфигурация рекламалары

Mfr AMD Xilinx
Серияләр -
Пакет Трубка
Продукция торышы Искергән
Программалаштырыла торган төр Программалы системада
Хәтер күләме 128Мб
Вольт - тәэмин итү 1.7В ~ 2В
Эш температурасы -40 ° C ~ 85 ° C.
Монтаж төре Faceир өсте
Пакет / очрак 64-ТБГА
Тапшыручы җайланма пакеты 64-FTBGA (10 × 13)
Төп продукт саны XCF128

Документлар һәм Медиа

Ресурс төре LINK
Мәгълүматлар XCF128XFT (G) 64C Мәгълүматлар таблицасы
Экологик мәгълүмат Xiliinx RoHS сертификаты

Xilinx REACH211 сертификаты

PCN искерү / EOL Берничә җайланма 01 / июнь / 2015

Күп җайланма EOL Rev3 9 / май / 2016

Гомер ахыры 10 / JAN / 2022

PCN өлеш статусы үзгәрү Запчастьләр 25 / апрель / 2016
HTML мәгълүматлар таблицасы XCF128XFT (G) 64C Мәгълүматлар таблицасы

Экологик һәм экспорт классификацияләре

АТРИБУТ ТӘРESЕМӘ
RoHS статусы ROHS3 туры килә
Дымга сизгерлек дәрәҗәсе (MSL) 3 (168 сәгать)
Статуска ирешү .Әр сүзнең
ECCN 3A991B1A
HTSUS 8542.32.0071

Xilinx XC18V00 сериясен системалы программалаштырыла торган конфигурация PROMs белән таныштыра (1 нче рәсем).Бу 3.3В гаиләдәге җайланмаларга 4 мегабит, 2 мегабит, 1 мегабит һәм 512 килобитлы PROM керә, алар Xilinx FPGA конфигурациясе битстримнарын яңадан программалаштыру һәм саклау өчен җиңел ысул белән тәэмин итәләр.

FPGA Master Serial режимында булганда, PROM белән идарә итүче конфигурация сәгате чыгара.CE һәм OE кушылганнан соң кыска керү вакыты, FPGA DIN пинына тоташтырылган PROM DATA (D0) пинында мәгълүмат бар.Яңа мәгълүматлар һәр күтәрелгән сәгать читеннән соң кыска вакыт эчендә бар.FPGA конфигурацияне тәмамлау өчен тиешле сәгать импульсларын чыгара.FPGA кол сериясе режимында булганда, PROM һәм FPGA тышкы сәгать белән сәгатьләнә.

FPGA Master Select MAP режимында булганда, FPGA PROM белән идарә итүче конфигурация сәгате ясый.FPGA кол параллель яки кол сайлау MAP режимында булганда, тышкы осиллатор PROM һәм FPGA белән идарә итүче конфигурация сәгатен чыгара.CE һәм OE кушылганнан соң, PROM-ның DATA (D0-D7) кадакларында мәгълүматлар бар.Яңа мәгълүматлар һәр күтәрелгән сәгать читеннән соң кыска вакыт эчендә бар.Мәгълүматлар FPGA эчендә CCLKның түбәндәге күтәрелгән кырында урнаштырылган.Ирекле эшләүче осиллаторны кол параллель яки кол сайлау картасы MAP режимында кулланырга мөмкин.

Берничә җайланма генераль директор чыгышын кулланып, түбәндәге җайланманың CE кертүен йөртү өчен каскадланырга мөмкин.Бу чылбырдагы барлык PROMларның сәгать керемнәре һәм DATA нәтиҗәләре үзара бәйләнгән.Барлык җайланмалар да туры килә һәм гаиләнең башка әгъзалары яки XC17V00 белән бер тапкыр программалаштырыла торган PROM гаиләсе белән каскадланырга мөмкин.

 


  • Алдагы:
  • Алга:

  • Хәбәрегезне монда языгыз һәм безгә җибәрегез