Яңа оригиналь XC18V04VQG44C Spot Stock FPGA кыры программалаштырыла торган капка аррей логик IC чип интеграль схемалар

Продукт сыйфатлары

Документлар һәм Медиа

Экологик һәм экспорт классификацияләре

Өстәмә ресурслар

Xilinx хәтере - FPGAлар өчен конфигурация рекламалары

Xilinx XC18V00 сериясен системалы программалаштырыла торган конфигурация PROMs белән таныштыра (1 нче рәсем).Бу 3.3В гаиләдәге җайланмаларга 4 мегабит, 2 мегабит, 1 мегабит һәм 512 килобитлы PROM керә, алар Xilinx FPGA конфигурациясе битстримнарын яңадан программалаштыру һәм саклау өчен җиңел ысул белән тәэмин итәләр.

FPGA Master Serial режимында булганда, PROM белән идарә итүче конфигурация сәгате чыгара.CE һәм OE кушылганнан соң кыска керү вакыты, FPGA DIN пинына тоташтырылган PROM DATA (D0) пинында мәгълүмат бар.Яңа мәгълүматлар һәр күтәрелгән сәгать читеннән соң кыска вакыт эчендә бар.FPGA конфигурацияне тәмамлау өчен тиешле сәгать импульсларын чыгара.FPGA кол сериясе режимында булганда, PROM һәм FPGA тышкы сәгать белән сәгатьләнә.

FPGA Master Select MAP режимында булганда, FPGA PROM белән идарә итүче конфигурация сәгате ясый.FPGA кол параллель яки кол сайлау MAP режимында булганда, тышкы осиллатор PROM һәм FPGA белән идарә итүче конфигурация сәгатен чыгара.CE һәм OE кушылганнан соң, PROM-ның DATA (D0-D7) кадакларында мәгълүматлар бар.Яңа мәгълүматлар һәр күтәрелгән сәгать читеннән соң кыска вакыт эчендә бар.Мәгълүматлар FPGA эчендә CCLKның түбәндәге күтәрелгән кырында урнаштырылган.Ирекле эшләүче осиллаторны кол параллель яки кол сайлау картасы MAP режимында кулланырга мөмкин.

Берничә җайланма генераль директор чыгышын кулланып, түбәндәге җайланманың CE кертүен йөртү өчен каскадланырга мөмкин.Бу чылбырдагы барлык PROMларның сәгать керемнәре һәм DATA нәтиҗәләре үзара бәйләнгән.Барлык җайланмалар да туры килә һәм гаиләнең башка әгъзалары яки XC17V00 белән бер тапкыр программалаштырыла торган PROM гаиләсе белән каскадланырга мөмкин.