заказ_бг

продуктлар

10AX115H2F34E2SG FPGA Arria® 10 GX Гаилә 1150000 Күзәнәкләр 20нм Технология 0.9В 1152-Пин ФК-ФБГА

кыска тасвирлау:

10AX115H2F34E2SG җайланмасы гаиләсе югары җитештерүчән һәм 20 нм урта диапазондагы FPGA һәм SoC-лардан тора.

Алдагы буынның урта диапазонына караганда югары күрсәткеч
FPGAs


Продукциянең детальләре

Продукция тэглары

Продукциянең техник үзенчәлекләре

EU RoHS

Тапшыру

ECCN (АКШ)

3A991

Партия статусы

Актив

ХТС

8542.39.00.01

SVHC

Әйе

SVHC бусагадан артып китә

Әйе

Автомобиль

No

PPAP

No

Фамилия

Arria® 10 GX

Процесс технологиясе

20нм

Кулланучы I / Os

504

Регистрлар саны

1708800

Эш белән тәэмин итү көчәнеше (V)

0.9

Логик элементлар

1150000

Күп тапкырлаучылар саны

3036 (18х19)

Программаның хәтер төре

SRAM

Урнаштырылган хәтер (Кбит)

54260

Блок RAMның гомуми саны

2713

EMACs

3

Логик берәмлекләр

1150000

DLLs / PLLs җайланмасы саны

32

Күчергеч каналлар

96

Күчергеч тизлеге (Gbps)

17.4

DSP багышланган

1518

PCIe

4

Программалаштыру

Әйе

Репрограммалаштыру ярдәме

Әйе

Күчерүне саклау

Әйе

Системада программалашу

Әйе

Тизлек дәрәҗәсе

2

Бердәнбер I / O стандартлары

LVTTL | LVCMOS

Тышкы хәтер интерфейсы

DDR3 SDRAM | DDR4 | LPDDR3 | RLDRAM II | RLDRAM III | QDRII + SRAM

Минималь эш белән тәэмин итү көчәнеше (V)

0.87

Оператив тәэмин итү максималь көчәнеше (V)

0.93

I / O көчәнеш (V)

1.2 | 1.25 | 1.35 | 1.5 | 1.8 | 2,5 | 3

Минималь эш температурасы (° C)

0

Максималь эш температурасы (° C)

100

Тапшыручының температурасы

Киңәйтелгән

Сәүдә исеме

Аррия

Монтаж

Faceир өсте

Пакет биеклеге

2.95

Пакет киңлеге

35

Пакет озынлыгы

35

PCB үзгәрде

1152

Стандарт пакет исеме

BGA

Тапшыручы пакет

ФК-ФБГА

Санау

1152

Кургаш формасы

Туп

FPGA һәм CPLD арасындагы аерма һәм бәйләнеш

1. FPGA билгеләмәсе һәм характеристикалары

FPGALogic Cell Array (LCA) һәм Конфигурацияләнгән Логик Блок (CLB) һәм Керү Чыгыш (IOB) Блок һәм үзара бәйләнеш дигән яңа концепция кабул итә.Конфигурацияләнә торган логик модуль - кулланучының функциясен тормышка ашыру өчен төп берәмлек, ул гадәттә массивка урнаштырылган һәм бөтен чипны тарата.IOB кертү-чыгу модуле чиптагы логика белән тышкы пакет пины арасындагы интерфейсны тулыландыра, һәм гадәттә чип массивы тирәсендә урнаштырылган.Эчке чыбык төрле озынлыктагы чыбык сегментларыннан һәм программалаштырыла торган тоташу ачкычларыннан тора, алар төрле программалаштырыла торган логик блокларны яки I / O блокларын тоташтырып, билгеле бер функция белән схема формалаштыралар.

FPGA-ның төп үзенчәлекләре:

  • ASIC схемасын проектлау өчен FPGA кулланып, кулланучыларга производствоны эшләргә кирәк түгел, тиешле чип ала алалар;
  • FPGA бүтән тулысынча көйләнгән яки ярым көйләнгән пилот үрнәге буларак кулланылырга мөмкинASIC схемалары;
  • FPGAда мул триггерлар һәм I / O кадаклар бар;
  • FPGA - иң кыска дизайн циклы, иң түбән үсеш бәясе һәм ASIC схемасында иң түбән риск булган җайланмаларның берсе.
  • FPGA югары тизлекле CHMOS процессын кабул итә, аз энергия куллана, һәм CMOS һәм TTL дәрәҗәләренә туры килә ала.

2, CPLD билгеләмәсе һәм характеристикалары

CPLDнигездә программалаштырыла торган Логик Макро Кәрәзле (LMC) программалаштырыла торган үзара бәйләнеш матрицасы берәмлеге үзәгендә тора, анда LMC логик структурасы катлаулырак, һәм I / O берәмлеге үзара бәйләнеш структурасы булган кулланучы тарафыннан барлыкка килергә мөмкин. билгеле бер функцияне тәмамлау өчен, махсус схема структурасы ихтыяҗлары.Логик блоклар CPLDдагы озын металл чыбыклар белән үзара бәйләнгәнлектән, конструкцияләнгән логик схема вакытны алдан әйтә ала һәм сегментланган үзара бәйләнеш структурасы вакытын тулысынча фаразлауның кимчелекләрен булдырмый.1990-нчы елларда CPLD тизрәк үсә, электр чистарту характеристикалары белән генә түгел, чит сканерлау һәм онлайн программалаштыру кебек алдынгы үзенчәлекләр белән дә.

CPLD программалаштыру үзенчәлекләре түбәндәгечә:

  • Логик һәм хәтер ресурслары мул (Cypress De1ta 39K200 480 Кбдан артык RAM);
  • Артык маршрут ресурслары белән сыгылучан вакыт моделе.
  • Пин чыгаруны үзгәртү өчен сыгылучан;
  • Системага урнаштырып, яңадан программалаштырырга мөмкин;
  • Күп санлы I / O берәмлекләре;

3. FPGA һәм CPLD арасындагы аермалар һәм бәйләнешләр

CPLD - катлаулы программалаштырыла торган логик җайланманың кыскартылышы, FPGA - кыр программалаштырыла торган капка массивының кыскартылышы, икесенең функциясе бер үк, ләкин тормышка ашыру принцибы бераз башка, шуңа күрә без кайвакыт икесенең аермасын санга сукмый алабыз. программалаштырыла торган логик җайланма яки CPLD / FPGA дип атала.CPLD / FPGas җитештерүче берничә компания бар, иң зуры - ALTERA, XILINX, LAT-TICE.CPLD декомпозиция комбинатор логик функциясе бик көчле, макро берәмлек дистә яки хәтта 20-30 дан артык комбинатор логик кертүне таркатырга мөмкин.Ләкин, бик күп FPGA 4 керемнең комбинацион логикасын гына эшли ала, шуңа күрә CPLD декодлау кебек катлаулы комбинацион логиканы проектлау өчен яраклы.Ләкин, FPGA җитештерү процессы FPGA чипындагы LUT һәм триггерлар саны бик зур, еш кына меңләгән, CPLD гадәттә 512 логик берәмлеккә ирешә ала, һәм чип бәясе логик санга бүленсә. берәмлекләр, FPGAның уртача логик берәмлеге бәясе CPLDныкыннан күпкә түбән.Димәк, дизайнда күп санлы триггерлар кулланылса, мәсәлән, катлаулы вакыт логикасын проектлау кебек, FPGA куллану яхшы сайлау.

FPGA һәм CPLD икесе дә программалаштырыла торган ASIC җайланмалары булса да, күп уртак характеристикаларга ия булсалар да, CPLD һәм FPGA структурасындагы аермалар аркасында, аларның үзенчәлекләре бар:

  • CPLD төрле алгоритмнарны һәм комбинатор логиканы тутыру өчен кулайрак, һәм FPGA эзлекле логиканы тутыру өчен кулайрак.Башка сүзләр белән әйткәндә, FPGA флип-флоп бай структурасы өчен кулайрак, ә CPLD флип-флоп чикләнгән һәм продукт термины бай структурасы өчен кулайрак.
  • CPLD-ның өзлексез маршрут структурасы аның тоткарлануының бертөрле һәм алдан әйтеп булачагын билгели, ә FPGA-ның сегментлаштырылган маршрут структурасы аның тоткарлануын алдан әйтеп булмый.
  • FPGA программалаштыруда CPLDга караганда күбрәк сыгылучылыкка ия.
  • CPLD тотрыклы эчке чылбырның логик функциясен үзгәртеп программалаштырылган, FPGA эчке тоташу чыбыкларын үзгәртеп программалаштырылган.
  • Fpgas логик капкалар астында программалашырга мөмкин, ә CPLDS логик блоклар астында программалашырга мөмкин.
  • FPGA CPLD белән чагыштырганда интеграль һәм катлаулы чыбык структурасына һәм логик тормышка ашыруга ия.

Гомумән алганда, CPLD-ның энергия куллануы FPGAныкыннан зуррак, һәм интеграция дәрәҗәсе никадәр югары булса, шулкадәр ачык.


  • Алдагы:
  • Алга:

  • Хәбәрегезне монда языгыз һәм безгә җибәрегез