10AX048H2F34E2SG 100% Яңа һәм Оригиналь Акция Интеграль Схема Highгары җитештерүчәнлек сәгать буферы гаиләсе

10AX048H2F34E2SG 100% Яңа һәм Оригиналь Акция Интеграль Схема Highгары җитештерүчәнлек сәгать буферы Гаилә үзенчәлекле рәсем

кыска тасвирлау:

Arria 10 җайланма гаиләсе урта буын һәм югары FPGA буынының алдагы буынына караганда югарырак күрсәткеч бирә һәм энергияне сак тоту технологияләренең комплекслы җыелмасы ярдәмендә ирешелгән эффективлыкны тәкъдим итә.Arria 10 җайланмалары югары җитештерүчәнлек, энергиягә сизгер, төрле базарларда уртача куллану өчен идеаль.

Безгә электрон почта җибәрегез Күчереп алу

Продукциянең детальләре

Продукция тэглары

Продукт сыйфатлары

EU RoHS	Тапшыру
ECCN (АКШ)	3A001.a.7.b
Партия статусы	Актив
ХТС	8542.39.00.01
Автомобиль	No
PPAP	No
Фамилия	Arria® 10 GX
Процесс технологиясе	20нм
Кулланучы I / Os	492
Регистрлар саны	727160
Эш белән тәэмин итү көчәнеше (V)	0.9
Логик элементлар	480000
Күп тапкырлаучылар саны	2736 (18х19)
Программаның хәтер төре	SRAM
Урнаштырылган хәтер (Кбит)	28760
Блок RAMның гомуми саны	1438
EMACs	3
Логик берәмлекләр	480000
DLLs / PLLs җайланмасы саны	12
Күчергеч каналлар	36
Күчергеч тизлеге (Gbps)	17.4
DSP багышланган	1368
PCIe	2
Программалаштыру	Әйе
Репрограммалаштыру ярдәме	Әйе
Күчерүне саклау	Әйе
Системада программалашу	Әйе
Тизлек дәрәҗәсе	2
Бердәнбер I / O стандартлары	LVTTL \| LVCMOS
Тышкы хәтер интерфейсы	DDR3 SDRAM \| DDR4 \| LPDDR3 \| RLDRAM II \| RLDRAM III \| QDRII + SRAM
Минималь эш белән тәэмин итү көчәнеше (V)	0.87
Оператив тәэмин итү максималь көчәнеше (V)	0.93
I / O көчәнеш (V)	1.2 \| 1.25 \| 1.35 \| 1.5 \| 1.8 \| 2,5 \| 3
Минималь эш температурасы (° C)	0
Максималь эш температурасы (° C)	100
Тапшыручының температурасы	Киңәйтелгән
Сәүдә исеме	Аррия
Монтаж	Faceир өсте
Пакет биеклеге	2.8
Пакет киңлеге	35
Пакет озынлыгы	35
PCB үзгәрде	1152
Стандарт пакет исеме	BGA
Тапшыручы пакет	FBGA
Санау	1152
Кургаш формасы	Туп

Продукция белән таныштыру

Intel Arria 10 җайланмалары логик тукыманың төп төзелеш блокы буларак 20 nm ALM куллана.ALM архитектурасы элеккеге буын FPGA белән бер үк, логик функцияләрне нәтиҗәле тормышка ашырырга һәм җайланма буыннары арасында IP-ны җиңел конверсияләргә мөмкинлек бирә.ALM реестрга бай дизайннарда вакытны ябуны яхшырту һәм LUT архитектурасы буенча традицион ике реестрга караганда тагын да югарырак дизайн төрү мөмкинлегенә ирешү өчен, дүрт махсус реестрлы 8 кертүле сындырыла торган таблицаны (LUT) куллана.