XCVU9P-2FLGA2104I - Интеграль схемалар, урнаштырылган, FPGAлар (кыр программалаштырыла торган капка арры)

Эш принцибы:
FPGAлар Logic Cell Array (LCA) кебек төшенчәне кулланалар, ул эчтә өч өлештән тора: Конфигурацияләнә торган Логик Блок (CLB), Керү Чыгыш Блокы (IOB) һәм Эчке үзара бәйләнеш.Кыр программалаштырыла торган капка массивлары (FPGAs) - PAL, GAL һәм CPLD җайланмалары кебек традицион логик схемалардан һәм капка массивларыннан аерылып торган архитектурасы булган программалаштырыла торган җайланмалар.FPGA логикасы программалы мәгълүматлар белән эчке статик хәтер күзәнәкләрен йөкләп тормышка ашырыла, хәтер күзәнәкләрендә сакланган кыйммәтләр логик күзәнәкләрнең логик функциясен һәм модульләрнең бер-берсенә яки I / бәйләнеш ысулын билгели. О.Хәтер күзәнәкләрендә сакланган кыйммәтләр логик күзәнәкләрнең логик функциясен һәм модульләрнең бер-берсенә яки I / Os белән бәйләнешен, һәм ахыр чиктә чикләнмәгән программалаштыру мөмкинлеген бирә торган FPGAда тормышка ашырыла торган функцияләрне билгели. .

Чип дизайны:
Чип дизайнының бүтән төрләре белән чагыштырганда, FPGA чипларына карата югарырак бусага һәм катырак төп дизайн агымы кирәк.Аерым алганда, дизайн FPGA схематикасы белән тыгыз бәйләнештә булырга тиеш, бу махсус чип дизайнының зур масштабына мөмкинлек бирә.C-та Matlab һәм махсус дизайн алгоритмнарын кулланып, барлык юнәлештә шома трансформациягә ирешергә һәм шулай итеп аның хәзерге төп чип дизайны уйларына туры килүен тәэмин итәргә кирәк.Әгәр дә шулай икән, гадәттә кулланыла торган һәм укылырлык чип дизайнын тәэмин итү өчен компонентларның тәртипле интеграциясенә һәм тиешле дизайн теленә игътибар итергә кирәк.FPGA'ларны куллану такта төзәтмәләрен, код симуляциясен һәм башка бәйләнешле операцияләрне хәзерге кодның бер рәвешле язылганын һәм дизайн чишелешенең конкрет дизайн таләпләренә туры килүен тәэмин итә.Моннан тыш, проект дизайнын һәм чип эшенең эффективлыгын оптимальләштерү өчен дизайн алгоритмнары өстенлекле булырга тиеш.Дизайнер буларак, беренче адым - чип коды белән бәйле алгоритм модулын төзү.Чөнки алдан эшләнгән код алгоритмның ышанычлылыгын тәэмин итәргә булыша һәм гомуми чип дизайнын сизелерлек оптимальләштерә.Тактада тулы көйләү һәм симуляция сынаулары ярдәмендә чыганактагы бөтен чипны проектлауда кулланылган цикл вакытын киметергә һәм булган җиһазның гомуми структурасын оптимальләштерергә мөмкин булырга тиеш.Бу яңа продукт дизайны моделе еш кулланыла, мәсәлән, стандарт булмаган аппарат интерфейсларын эшләгәндә.

FPGA дизайнындагы төп проблема - җиһаз системасы һәм аның эчке ресурслары белән танышу, дизайн теленең компонентларны эффектив координацияләү мөмкинлеген тәэмин итү һәм программаның уку мөмкинлеген яхшырту.Бу шулай ук ​​таләпләргә туры килү өчен берничә проектта тәҗрибә тупларга тиеш дизайнерга зур таләпләр куя.

 Алгоритм дизайны проектның соңгы тәмамлануын тәэмин итү, проектның реаль ситуациясенә нигезләнеп проблеманы чишү тәкъдим итү һәм FPGA операциясенең эффективлыгын күтәрү өчен акыллылыкка игътибар итергә тиеш.Алгоритмны билгеләгәннән соң, модуль төзү, соңрак код дизайнын җиңеләйтү акыллы булырга тиеш.Алдан эшләнгән код эффективлыкны һәм ышанычлылыкны күтәрү өчен код дизайнында кулланылырга мөмкин.ASIC'лардан аермалы буларак, FPGA'лар кыска үсеш циклына ия һәм җиһаз структурасын үзгәртү өчен дизайн таләпләре белән берләштерелергә мөмкин, бу компанияләргә яңа продуктларны тиз арада эшләтеп җибәрергә һәм элемтә протоколлары җитмәгән вакытта стандарт булмаган интерфейс үсеш ихтыяҗларын канәгатьләндерергә ярдәм итә ала.